En esta sección , se muestran algunos ejemplos del uso del lenguaje VHDL para el diseño de circuitos digitales, en este caso se utilizaron CPLD y FPGA, y como herramientas de simulación se usó el ALTERA, el VERIBEST, el XILINX y el MODELSIM.
Por Ahora solo estan los PDF 
para que los puedas ver en Linea
|
TÍTULO DEL PROYECTO
|
AUTORES
|
DESCARGAR (Formatos)
|
||
|
( PDF)
|
(ZIP)
|
(EXE)
|
||
| Informes Laboratorio: Profesor Carlos Sam 2004 – 2 UNMSM |
Carlos A. Sam
|
 |
|
|
| Decoder a 7 Segmentos |
Carlos A. Sam
|
|
||
| Decoder a 7 Segmentos v 2D |
Carlos A. Sam
|
|
||
| Detector de Paridad Configurable Paridad Par e Impar |
Carlos A. Sam
|
|
||
| Contador UP – DOWN Modulo 4 |
Carlos A. Sam
|
|
||
| Multiplicador de coma flotante de 32 bits de precisión |
Carlos A. Sam
|
|
||
| Microprocesador segmentado de 16 bits |
Yoel Ocmín G.
|
|
 |
|
| Laboratorios De Diseño Aqui(Listo) |
Yoel Ocmin G.
|
|
|
|
| Multiplicador por Suma Sucesivas de 4 Bits |
Carlos A. Sam
|
|
||
| Contadores |
Carlos A. Sam
|
|
||
| Contador de 1 bit |
Carlos A. Sam
|
|
||
| Contador de 0 a 4 |
Carlos A. Sam
|
|
||
| Contador Modulo 16 por el Estilo de Maquinas de Estado Finito |
Carlos A. Sam
|
|
||
| Contador Full Adder |
Carlos A. Sam
|
|
||
| Contador Full Adder 2 Bits |
Carlos A. Sam
|
|
||
| Contador con Clear y Preset |
Carlos A. Sam
|
|
||
| Sumador, Restador de 8 Bits |
Carlos A. Sam
|
|
||
| Contador Modulo 16 con Carga Paralela |
Carlos A. Sam
|
|
||
| Un Simple Latch |
Carlos A. Sam
|
|
||
| Registro de Desplazamiento de 16 Bits |
Carlos A. Sam
|
|
||
| Registro de N Bits |
Carlos A. Sam
|
|
||
| Maquinas de Estado |
Carlos A. Sam
|
|
||
| Microprocesador del Libro de Boluda |
Carlos A. Sam
|
|
||